內(nèi)存之路在何方？DDR4代最新技術(shù)解讀
為了解決這些問題，開發(fā)人員提出了兩種解決方案：
方案一：多層DRAM IC
多層DRAM IC
讓DRAM廠商借助硅穿孔(TSV)技術(shù)和多層制造工藝，大幅提高單個內(nèi)存顆粒的容量。這種方法的代價是對DRAM生產(chǎn)技術(shù)提出非常高的要求，致使內(nèi)存價格狂飚幾乎是可以預(yù)見的。同時用戶也會比較麻煩，為了提高多通道性能必須在升級時同時替換所有內(nèi)存條。DDR4會嘗試使用硅穿孔(TSV)技術(shù)來提升容量密度。
比如普通單層封裝可以制造單條容量8GB的內(nèi)存，四層封裝就可以讓容量翻兩番到32GB，八層封裝則可以達(dá)到64GB的驚人容量。不過這對生產(chǎn)工藝要求很高，良品率在短時間內(nèi)很難得到保證。因此很可能會大幅度提高內(nèi)存的成本和銷售價格，對DDR4的推廣來說是非常不利的。
方案二：多內(nèi)存共用通道
DDR4可能會在服務(wù)器上使用切換開關(guān)來擴(kuò)大每通道容量
Digital Switch數(shù)字開關(guān)
芯片廠商還可以設(shè)計一顆“Digital Switch數(shù)字開關(guān)”起到“橋”的作用。這顆“橋芯片”一邊連接內(nèi)存，一邊連接內(nèi)存控制器。它連接內(nèi)存的一端，類似傳統(tǒng)的多點分支總線的作用，將很多內(nèi)存的容量擴(kuò)展相加，實現(xiàn)高容量；連接內(nèi)存控制器的一端則固定位寬。內(nèi)存控制器不會在意連接的設(shè)備是什么，它只需要連接在總線上的設(shè)備達(dá)到要求即可。DDR4內(nèi)存控制器會將“橋芯片”和多條內(nèi)存看作一整個大容量的內(nèi)存，從而實現(xiàn)正常運作。
不過額外添加橋接芯片的方式也有自己的問題。額外橋接會導(dǎo)致性能損失、延遲變大，并且橋接芯片是否能完整保障每個內(nèi)存的兼容性，橋接芯片對總的內(nèi)存?zhèn)鬏攷挷粫酗@著的提高，內(nèi)存容量則可以成倍提高，其設(shè)計原理和多層DRAM IC類似，不過就是減少了內(nèi)存所需的帶寬布線，但傳輸?shù)臄?shù)據(jù)也不如多層DRAM IC多，橋接芯片可能采用的是分時復(fù)用或者是動態(tài)分配，那樣的話設(shè)計成本會增加非常多，而且在高速傳輸過程中可能會影響傳輸性能，這都將是未來研發(fā)的重點。
在服務(wù)器領(lǐng)域，如果多層DRAM IC方式不適合，那只能在主板上做手腳了。比如可以在主板上安裝特殊的控制器，允許多個內(nèi)存條工作在同一內(nèi)存通道內(nèi)。這樣做的后果也有很大的潛在問題，比如增加了主板的制造成本和技術(shù)要求、限制了內(nèi)存性能發(fā)揮，另外還會造成潛在的兼容性問題。DDR4可能會在服務(wù)器上使用切換開關(guān)來擴(kuò)大每通道容量。
關(guān)注我們
