英特爾45nm新旗艦四核QX9650解析測(cè)試
◎ Enhanced Core MA :Fast Radix-16 Divider
Penryn處理器除沿襲Core微架構(gòu)的優(yōu)點(diǎn)外,并進(jìn)一步改良除法器的設(shè)計(jì),在科學(xué)計(jì)算、三維坐標(biāo)轉(zhuǎn)換和其它數(shù)學(xué)運(yùn)算密集型功能中,其帶來(lái)約2倍的除法器速度,所包含的新一代的快速除法技術(shù)稱為Radix-16,可加速浮點(diǎn)和整數(shù)的除法運(yùn)算速度。
其實(shí)Intel在Core微架構(gòu)中支持每個(gè)周期可處理多達(dá)4個(gè)指令(對(duì)比舊有處理器最多只能同時(shí)處理3個(gè)指令),且重新采用較高效率的14層Pipeline Stages,為提升分支預(yù)測(cè)的能力及準(zhǔn)確性,Branch Predictor的Bandwitdh提升至20Byte (K8、Banias 為16B,Netburst為4B),令指令執(zhí)行效率大大提高。
此外,Core微架構(gòu)更加入Macro-Fusion技術(shù),可把部份指令組合成單一Micro-Op 指令,令特定情況下每個(gè)周期可執(zhí)行5個(gè)指令,更保留Micro-op Fusion技術(shù),把相同的Macro-ops混合成單一個(gè)Micro-ops 透過(guò)Out-of-order邏輯可減少10% 的Micro-op指令執(zhí)行數(shù),除提升核心的執(zhí)行效率,同時(shí)也保持高能源效益。
據(jù)了解,基數(shù)為4的算法會(huì)在每次迭代運(yùn)算中計(jì)算其2位的商值,當(dāng)提高到基數(shù)為16的算法時(shí),則允許在每次迭代中計(jì)算4位的商值,進(jìn)而使延遲縮減一半。
◎ 實(shí)測(cè)SiSoftware Processor Arithmetic

從實(shí)際的測(cè)試中看出,Dhrystone和Whetstone是Processor(s) Arithmetic測(cè)試項(xiàng)目中的整數(shù)以及浮點(diǎn)運(yùn)算,用最終成績(jī)來(lái)評(píng)定一款處理器性能。新的Penryn QX9650與QX6850相比,在整數(shù)以及浮點(diǎn)運(yùn)算上QX9650分別提高了2.4%與12.6%。
關(guān)注我們


