從CPU架構(gòu)和技術(shù)的演變看GPU未來(lái)發(fā)展
CPU二級(jí)緩存之所以對(duì)CPU性能影響重大,就是因?yàn)閮?nèi)存的延遲較大、帶寬太小,滿足不了CPU密集型數(shù)據(jù)交換的需要,需要高速運(yùn)作中轉(zhuǎn)站二級(jí)緩存的支持。在二級(jí)緩存被CPU整合之后,大容量的內(nèi)存顯然是無(wú)法被整合到CPU里面的,那么如何才能進(jìn)一步優(yōu)化內(nèi)存性能呢?

以往,CPU與內(nèi)存之間的通信是通過(guò)北橋和進(jìn)行的,準(zhǔn)確的說(shuō)是北橋當(dāng)中的內(nèi)存控制器,它決定了系統(tǒng)能支持內(nèi)存的容量、頻率和延遲。為了盡可能的縮小CPU訪問(wèn)內(nèi)存的時(shí)間,顯然CPU整合內(nèi)存控制器是最高效的方法。

AMD率先將內(nèi)存控制器整合在了CPU當(dāng)中,Athlon 64這款劃時(shí)代的產(chǎn)品成為了一代經(jīng)典,當(dāng)然其成功的原因不僅僅是因?yàn)檎狭藘?nèi)存控制器,它還是第一顆64bit X86處理器,第一次使用了點(diǎn)對(duì)點(diǎn)的高速低延遲HT總線。AMD這次一領(lǐng)先就是五年,Intel直到Core i7時(shí)代才整合了內(nèi)存控制器。
AMD當(dāng)年為Athlon 64處理器整合了單通道DDR和雙通道DDR兩種內(nèi)存控制器,分別對(duì)應(yīng)754和939接口,此后逐步升級(jí)至雙通道DDR2和DDR3內(nèi)存控制器。而Intel是后來(lái)者居上,直接整合了三通道DDR3內(nèi)存控制器,中低端產(chǎn)品也整合了雙通道DDR3內(nèi)存控制器,分別對(duì)應(yīng)1366和1156接口。消除了內(nèi)存瓶頸之后的Core i3/i5/i7處理器性能更上一層樓,大幅領(lǐng)先于同級(jí)AMD產(chǎn)品。
關(guān)注我們


