誰能滿足i7胃口？三通道DDR3內(nèi)存橫評
第一章：知識篇
第一章/第一節(jié) 內(nèi)存的存取原理及難以逾越的頻障
在半導(dǎo)體科技極為發(fā)達(dá)的臺灣省，內(nèi)存和顯存被統(tǒng)稱為記憶體（Memory），全名是動(dòng)態(tài)隨機(jī)存取記憶體（Dynamic Random Access Memory，DRAM）。基本原理就是利用電容內(nèi)存儲電荷的多寡來代表0和1，這就是一個(gè)二進(jìn)制位元（bit），內(nèi)存的最小單位。
DRAM的存儲單元結(jié)構(gòu)圖
DRAM的結(jié)構(gòu)可謂是簡單高效，每一個(gè)bit只需要一個(gè)晶體管加一個(gè)電容。但是電容不可避免的存在漏電現(xiàn)象，如果電荷不足會導(dǎo)致數(shù)據(jù)出錯(cuò)，因此電容必須被周期性的刷新（預(yù)充電），這也是DRAM的一大特點(diǎn)。而且電容的充放電需要一個(gè)過程，刷新頻率不可能無限提升（頻障），這就導(dǎo)致DRAM的頻率很容易達(dá)到上限，即便有先進(jìn)工藝的支持也收效甚微。
“上古”時(shí)代的FP/EDO內(nèi)存，由于半導(dǎo)體工藝的限制，頻率只有25MHz/50MHz，自SDR以后頻率從66MHz一路飆升至133MHz，終于遇到了難以逾越的障礙。此后所誕生的DDR1/2/3系列，它們存儲單元官方頻率（JEDEC制定）始終在100MHz-200MHz之間徘徊，非官方（超頻）頻率也頂多在250MHz左右，很難突破300MHz。事實(shí)上高頻內(nèi)存的出錯(cuò)率很高、穩(wěn)定性也得不到保證，除了超頻跑簡單測試外并無實(shí)際應(yīng)用價(jià)值。
既然存儲單元的頻率（簡稱內(nèi)核頻率，也就是電容的刷新頻率）不能無限提升，那么就只有在I/O（輸入輸出）方面做文章，通過改進(jìn)I/O單元，這就誕生了DDR1/2/3、GDDR1/2/3/4/5等形形色色的內(nèi)存種類，下面我們就來詳細(xì)介紹DDR1/2/3之間的關(guān)系及特色。
關(guān)注我們
